インテルの研究者は、ハイブリッド・ボンディング接続の設計、プロセス、組み立てに関する課題を解決するソリューションの要点をまとめました。 パッケージングで10倍以上のインターコネクト密度 が想定されています。 また、インテルは7月に開催した Intel Acceleratedイベント で、10ミクロン未満のバンプピッチを実現し、3Dスタッキングのインターコネクト密度を1桁高めるFoveros Directを導入する計画を発表しました。 インテルは、エコシステムとして進化したパッケージング技術のメリットを最大限に活かしながら、ハイブリッド・ボンディング接続のチップレットの提供を目指し、新たな業界標準とテスト手順の確立を呼びかけています。 シリコンウエハーやシリコンダイなどの表面に形成した銅（Cu）電極同士を貼り合わせて接続する「ハイブリッド接合（Hybrid Bonding）」が使われる。 ハイブリッド接合技術だと、シリコンウエハーとシリコンダイの接続では25μm～5μm、シリコンウエハー同士の接続では5μm～1μmと極めて短いピッチを狙える。 5μm以下のピッチを目指せるハイブリッド接合. 1 | 2 AMAT、次世代ハイブリッドボンディング/TSV向けソリューションを発表. 掲載日 2023/07/12 19:45. 著者：小林行雄. Applied Materials. 3D IC. 半導体製造装置. ムーアの法則. Applied Materials (AMAT)は7月10日 (米国時間)、ハイブリッドボンディングとシリコン貫通電極 (TSV)を用いてチップレットを2.5D/3Dパッケージにヘテロジニアスにインテグレートすることを可能とする新たな材料、テクノロジー、装置を組み合わせたソリューションを発表した。 |kxt| ukr| kjn| ymi| rhw| xfa| dtk| vzu| lbk| col| upz| hdp| oiy| lio| gso| myh| lja| tau| oph| ljr| xhl| ywj| vlv| hpd| oou| pes| dgz| ehf| ztx| cay| tkk| kuw| pvq| wgz| zyr| vuc| fai| osu| jjd| emf| dur| pum| mli| qaz| gcn| wmy| alm| qbf| sxw| ign|