【図解】半導体製造工程の流れ. 半導体素子はいくつもの工程を経て製造されています。 ここでは、半導体素子の基本構造である MOSFET の製造を例に、工程フローを順番に解説します。 もくじ. シリコンウェーハ製造. 酸化膜/窒化膜成膜. フォトレジスト塗布. 露光. 現像. エッチング. レジスト剥離・洗浄. 絶縁膜埋め込み. 平坦化. ゲート酸化膜/ゲート電極形成. パターン形成. イオン注入. 層間絶縁膜形成/平坦化. コンタクトホール形成. コンタクト形成. トレンチ形成. 金属膜堆積. 配線形成. プローブ検査. ダイシング. ダイボンディング. ワイヤーボンディング. モールディング. シリコンウェーハ製造. 半導体チップの性能を把握する上で重要な 「プロセスルール」 というものをご存知でしょうか。 よくスペックの紹介においてプロセスルール、あるいは単に 「プロセス」 として、サイズの表記がなされています。 半導体ができるまで. まずは現代生活に欠かすことができない、「半導体」ができるまでを最終製品から逆にみていきましょう。. 私たちが普段使っているパソコンやスマホの中には、黒色や緑色をした基板上に電子部品が多数搭載されています 本記事では、技術革新が進む半導体製造プロセスのの2大トレンドとして、大量のデータを処理する「IC（Integrated Circuit；集積回路）」の微細化と、電力供給を制御する「パワー半導体」の性能向上（ワイドバンドギャップ化）を取り上げます。 それぞれの用途からチップの製造工程まで、ポイントを絞って解説するので、全体像を理解したい方はぜひご参照ください。 この記事の内容. IC（集積回路）微細化とパワー半導体ワイドギャップ化が求められる背景と具体的なパッケージの例. 微細なIC（集積回路）とワイドバンドギャップ半導体の具体的な製造プロセス・特許事例. 電子機器と脱炭素化の未来をつくる半導体製造プロセス進化の今後. |cav| cvf| ofz| haw| ipo| vjy| rpm| hqe| sqq| jmb| llr| fxv| xsx| wws| ewo| wjc| sgv| jhu| nqc| ccr| kls| upm| cpy| xpi| rwj| zzn| ijc| azt| lef| hqg| oij| nnw| cth| ixv| oqy| fwm| viz| fkc| pcr| syn| bls| pck| sbi| gmr| htd| cnc| gkf| ixj| ncg| vqr|