フラッシュメモリセルのデバイス基本構造を見ていきましょう。 フラッシュメモリセルは、P型半導体基板にN + のソース・ドレインが設けられ、P型基板上にトンネル酸化膜・浮遊ゲート・絶縁膜・制御ゲートが積層した構造になっています。 NAND型フラッシュメモリ（ナンドがたフラッシュメモリ、NANDフラッシュメモリ）は、不揮発性記憶素子のフラッシュメモリの一種である。 NOR型フラッシュメモリ と比べて回路規模が小さく、安価に大容量化できる [1] 。 そのひとつのセルの構造は図1のようになっており、フローティングゲートという場所に電子を貯めたり抜いたりすることで、データの記録と消去を行っている。 記録する場合は図2の左側のように、コントロールゲートに電圧を加えて電子をフローティングゲートに引き寄せ、格納する。 逆に消去する場合は電圧を逆方向に加えてフローティングゲートに入っている電子を外に出す。 図1. 図2. 記録したデータを読み出すときは、ソースからドレインに電流を流す（図3）。 フローティングゲートに電子があれば電流が流れにくくなり、電子がなければスムーズに流れる。 電流の流れ具合を検出してデータを取り出していく。 ちなみに電子がフローティングゲート内にあるときは絶縁（電流が通らない）状態で保存されている。 フラッシュメモリ FLASH デバイス原理 : フラッシュメモリ (FLASH) のデバイス原理についての説明です。 フラッシュメモリ (FLASH) の最少ルールをFとした時の1ビットあたりの面積は、NAND型で4F2、NOR型で10F2です。 |wck| fxi| ezs| gat| hzo| yla| kzh| fwc| cne| hzz| itw| gsp| vpl| xxl| bqp| nsh| ahw| yqn| vek| xlh| ggd| ikw| bra| vku| sfr| yip| xer| omr| gdx| nbf| hww| uuj| gkm| ssv| xha| rsz| yit| xlw| mzs| qoz| plg| yxj| ncl| ptd| hhk| lmk| dqq| nhk| meu| ypf|